소스 2: 2. Co-Packaged Optics — a deep dive APNIC Blog — 2026-03-26 8ff4ca

Co-Packaged Optics — a deep dive | APNIC Blog

출처

[[CPO-실리콘포토닉스-기술진화-리서치]] (원본 노트)

딥 분석

핵심 요약 - Co‑Packaged Optics(CPO)는 고속 SerDes(특히 400G/패러티 이후 세대)에서 전기적 손실 한계를 극복하기 위한 필연적 전환으로 보이며, 이미 Broadcom·NVIDIA 등 벤더들이 서로 다른 통합 방식과 용량 로드맵으로 시장을 견인하고 있다. - 반면 LPO(Linear Pluggable Optics) 지지자들이 제기하는 구성·서비스성·상호운용성·수리성 문제는 여전히 유효하고, 구현 방식(실리콘 인터포저 vs 유기 기판)에 따라 열관리·테스트·비용 트레이드오프가 뚜렷하다.

주요 인사이트 - 전력·대역폭 밀도 관점에서 CPO의 장점이 커짐: 특히 400 G-per-lane급 이후엔 PCB나 플라이오버 케이블의 insertion loss가 결정적 병목이 되어 패키지 내 광신호 전환이 사실상 불가피해진다(추론: 장기적 설계 방향은 패키지 내 광 I/O로 수렴). - 통합 방식별 장단점: 실리콘 인터포저 방식은 D2D 링크로 전기적 길이를 최소화하지만 열관리·크기·비용 문제를 악화시킬 수 있고, 유기 기판 방식은 모듈화·테스트·열분리 측면에서 현실적 타협을 제공한다(사실 기반 비교). - 벤더 전략 차이: Broadcom은 현세대(800G 시대)에 맞춘 ~51.2Tbps급 상용 솔루션으로 시장 적용을 전개하는 반면, NVIDIA는 더 공격적으로 100–400Tbps급 로드맵을 제시하며 대규모 GPU 클러스터 수요를 겨냥한다(사실 기반 관찰). - 서비스성·신뢰성 리스크: CPO는 광학 엔진이 패키지에 통합되므로 장애 시 교체·검사 비용과 다운스트림 영향(포트 손실로 인한 스루풋 감소)이 커진다. 광모듈의 하드/소프트 실패율(예: 100 FIT 수준, 커넥터 오염에 의한 소프트 실패)은 여전히 운영 리스크로 남아 있다(사실 기반 경고). - 대역폭 밀도(frontbeach/shoreline density)가 핵심 설계 지표로 부상: 같은 면적에서 얼마나 많은 Tbps를 ‘에지’로 빼낼 수 있느냐가 패키지 설계·엔진 밀도·총비용에 직접적 영향을 준다(정의·측정 기준 명시).

출처 간 교차 분석 - 원문(블로그)은 OFC·GTC 2025 사례와 벤더 발표(Broadcom Bailly, NVIDIA Quantum‑X/Spectrum‑X)를 근거로 CPO의 현실화 단계를 제시한다(출처 일치). - 기술적 논점(인터포저 vs 유기 기판)은 실제 설계 트레이드오프(열관리·테스트 편의성·비용)로 연결되며, 이는 Broadcom의 단계적 상용화 접근과 NVIDIA의 고밀도 통합 접근의 차이로 설명된다(보완적 관계). - 반대 논지(Andy Bechtolsheim의 LPO 선호)는 전력 효율·구성 유연성·서비스성 측면에서의 합리적 우려를 제기하며, 원문은 이 점을 그대로 소개하면서도 고속 세대에서의 물리적 한계(전기적 삽입손실)가 결국 CPO 쪽으로 기울게 할 근거를 제시한다(모순이지만 상호 보완적 논점).

투자/실무 시사점 - 실무: 데이터센터 설계·구매 의사결정에서는 단기(800G)와 중기(≥400G) 로드맵을 분리해 판단해야 하며, 서비스·유지보수 계약(SLA), 모듈 교체 전략, 예비 용량 설계 등을 CPO 통합 가능성에 맞춰 재검토할 필요가 있다. - 투자: CPO 관련 실리콘 포토닉스·패키징(인터포저·유기기판)·광엔진( PIC/EIC ) 생태계에 대한 노출은 장기적 성장 기회가 있으나, 공급자별 상호운용성·서비스 리스크를 고려한 분산 투자 전략이 권장된다.

분석 소스

[OK] https://blog.apnic.net/2025/05/07/co-packaged-optics-a-deep-dive/ (general)

deep_enricher v1 | github-copilot/gpt-5-mini | 2026-03-26